



UNIVERSIDAD
TÉCNICA DE
MANABÍ
Fundada en 1952



Universidad que transforma,
calidad que trasciende.

FACULTAD DE CIENCIAS INFORMÁTICAS

TECNOLOGÍAS DE LA INFORMACIÓN EN LÍNEA

SISTEMAS DIGITALES



Créditos:



Estudiantes:

CONGO ARROYO LUIS ULPIANO



Fecha de entrega: JUEVES 07 DE Mayo del 2026

Titulación	Semestre
Ingeniero en Tecnologías de la Información	Quinto

UTM
Unidos

www.utm.edu.ec |   



UNIVERSIDAD
TÉCNICA DE
MANABÍ
Fundada en 1952



Universidad que transforma, calidad que trasciende.

OBJETIVOS

Objetivo General

Diseñar, implementar y simular un contador síncrono ascendente de 3 bits utilizando el método formal de Máquinas de Estado Finito (FSM) y Flip-Flops JK en CircuitVerse.

Objetivos Específicos

- Elaborar el diagrama de estados y la tabla de transiciones para un contador de 3 bits.
- Determinar las ecuaciones de excitación para los Flip-Flops JK según la implementación.
- Implementar el diseño en CircuitVerse y verificar su funcionamiento mediante simulación.
- Documentar el proceso completo de diseño y los resultados obtenidos.

MARCO TEÓRICO

Contador Síncrono de 3 Bits

Circuito secuencial donde todos los Flip-Flops comparten la misma señal de reloj. Para 3 bits genera 8 estados, contando de 000₂ a 111₂, equivalente a 0-7 en decimal. Al ser síncrono, evita retardos acumulados.

Máquina de Estado Finito (FSM)

Modelo matemático que describe el comportamiento secuencial. El contador se modela como una FSM de 8 estados donde cada pulso de reloj genera una transición al siguiente estado.

Flip-Flop JK

Elemento base de memoria. Su tabla de excitación para determinar J y K es:

Transición $Q \rightarrow Q+$	J	K
$0 \rightarrow 0$	0	X
$0 \rightarrow 1$	1	X
$1 \rightarrow 0$	X	1
$1 \rightarrow 1$	X	0




**UNIVERSIDAD
TÉCNICA DE
MANABÍ**
Fundada en 1952



Universidad que transforma, calidad que trasciende.

DISEÑO DEL CONTADOR

Diagrama de Estados FSM



↑

La transición ocurre con cada flanco de subida del reloj.

Tabla de Transiciones

Se define Q2=MSB, Q1, Q0=LSB.

Estado Actual Q2 Q1 Q0	Decimal	Estado Siguiente	Decimal+
0 0 0	0	0 0 1	1
0 0 1	1	0 1 0	2
0 1 0	2	0 1 1	3
0 1 1	3	1 0 0	4
1 0 0	4	1 0 1	5
1 0 1	5	1 1 0	6
1 1 0	6	1 1 1	7
1 1 1	7	0 0 0	0



UNIVERSIDAD
TÉCNICA DE
MANABÍ
Fundada en 1952



Universidad que transforma, calidad que trasciende.

IMPLEMENTACIÓN EN CIRCUITVERSE


Componentes Utilizados

- 3x Flip-Flop JK: Q2=MSB izquierdo, Q1 central, Q0=LSB derecho
- 1x Compuerta AND de 2 entradas
- 1x Clock para la señal de reloj
- 1x Constant con valor 1
- 1x Constant con valor 0 conectada a las entradas CLR
- 1x Splitter configurado Bit Width In: 3, Bit Width Out: 1 1 1
- 1x Hex Display configurado Bit Width: 3

Conexiones Lógicas del Circuito Implementado

1. Reloj: La salida del Clock se conecta directamente a la entrada CLK de los 3 Flip-Flops.
2. Reset: Las entradas CLR de los 3 FF están conectadas a una Constant 0. Al ser el CLR activo en bajo, un valor 0 desactivaría el clear, permitiendo la operación normal. El circuito inicia en el estado por defecto de la simulación.
3. FF0 = Q0 LSB: J0 = 1 (Constant 1). K0 = Q2·Q1 (salida de la compuerta AND).
4. FF1 = Q1: J1 = Q0, K1 = Q0.
5. FF2 = Q2 MSB: J2 = Q2·Q1 (salida AND), K2 = Q1.
6. Salida: Q2, Q1, Q0 se conectan a un Splitter que los agrupa en un bus de 3 bits para el Hex Display.

Evidencia de Implementación








UNIVERSIDAD
TÉCNICA DE
MANABÍ
Fundada en 1952



Universidad que transforma, calidad que trasciende.



UTM
Unidos




www.utm.edu.ec |   



UNIVERSIDAD
TÉCNICA DE
MANABÍ
Fundada en 1952



Universidad que transforma, calidad que trasciende.






UNIVERSIDAD
TÉCNICA DE
MANABÍ
Fundada en 1952



Universidad que transforma, calidad que trasciende.



SIMULACIÓN Y RESULTADOS

<https://circuitverse.org/users/427399/projects/contador-3bits-fsm-67a6e679-a8c6-423b-b461-8e5ac056bf28>

Procedimiento de Verificación

Al iniciar la simulación, el contador inicia en un estado determinado. Con cada clic en el componente Clock se genera un pulso, y el Hex Display muestra la secuencia ascendente completa.

Resultados Obtenidos

La simulación confirmó el funcionamiento correcto. La secuencia observada en el Hex Display fue: $0 \rightarrow 1 \rightarrow 2 \rightarrow 3 \rightarrow 4 \rightarrow 5 \rightarrow 6 \rightarrow 7 \rightarrow 0$, validando el diseño de 3 bits. El circuito es cíclico y estable.



UNIVERSIDAD
TÉCNICA DE
MANABÍ
Fundada en 1952



Universidad que transforma, calidad que trasciende.

CONCLUSIONES

1. Se diseñó e implementó exitosamente un contador sincrónico de 3 bits usando el método FSM. La tabla de transiciones fue la base para determinar las conexiones de los Flip-Flops JK.
2. La implementación en CircuitVerse funcionó correctamente sin necesidad de un Reset asíncrono externo, utilizando el estado inicial por defecto del simulador. Para aplicaciones reales, se recomienda añadir un Button al CLR para garantizar un inicio controlado en 000.
3. Las ecuaciones lógicas implementadas fueron: $J_0=1$, $K_0=Q_2 \cdot Q_1$; $J_1=K_1=Q_0$; $J_2=Q_2 \cdot Q_1$, $K_2=Q_1$. Estas generan la secuencia ascendente de 0 a 7.
4. El uso del Splitter y Hex Display con Bit Width: 3 permitió visualizar directamente el valor decimal de la cuenta, facilitando la verificación del diseño.